Серверы корпоративных баз данных

Введение
Проблемы оценки конфигурации системы
Основы конфигурирования серверов баз данных
Характеристики рабочей нагрузки (тесты TPC)
Что такое TPC
Типовая среда обработки транзакций и соответствующие оценочные тесты TPC
Выбор конфигурации сервера СУБД
Предпосылки выбора
Выбор вычислительной модели

Сравнение модели клиент/сервер
Мониторы обработки транзакций
Гибкость доступа к данным
Вопросы производительности
Системы СУБД клиент/сервер сконфигурированные
Подсистема основной памяти
Выбор размера буфера ввода/вывода СУБД
Дополнительные требования к памяти
Процессоры
Дисковые подсистемы ввода/вывода

Соотношение запрос/индекс/диск
Емкость и пропускная способность дисковой памяти
Файловые системы по сравнению с "чистыми" (неструктурированными) дисками
Метаданные СУБД
Распределение данных
Использование ресурсов ввода/вывода
Соображения по использованию режима клиент/сервер
Большие объекты данных
Конфигурация клиент/сервер и региональные сети
Трафик символьного терминала

Заключительные рекомендации по конфигурированию сетевого ввода/вывода
PrestoServe/NVSIMM
Обеспечение резервного копирования
Когда необходимо выполнять резервное копирование?
Резервное копирование в режиме online
Продолжительность резервного копирования
Использование зеркалирования дисков для облегчения резервного копирования
Частота резервного копирования
Утилиты резервного копирования
Отслеживание и проверка резервных копий

Определение минимальной конфигурации системы на основе анализа основных транзакций
Пример 1
Пример 2
Предостережения
Архитектура системы команд Классификация процессоров (CISC и RISC)
Простейшая организация конвейера и оценка его производительности
Схема неконвейерного целочисленного
Структурные конфликты и способы их минимизации
Диаграмма работы конвейера при структурном конфликте
Конфликты по данным остановы конвейера и реализация механизма обходов

Последовательность команд в конвейере
Конфликты по данным приводящие к приостановке конвейера
Последовательность команд с приостановкой конвейера
Методика планирования компилятора для устранения конфликтов по данным
Конвейерное выполнение оператора А = В + С
Пример устранения конфликтов компилятором
Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению
Приостановка конвейера при выполнении команды условного перехода
Снижение потерь на выполнение команд условного перехода
Диаграмма работы модернизированного конвейера

Частота заполнения одного слота
Параллелизм на уровне выполнения
Параллелизм уровня команд зависимости
Аппаратное прогнозирование направления переходов и снижение потерь на организацию переходов
Диаграмма состояния двухбитовой схемы прогнозирования
Сравнение качества 2битового прогноза
Буфер прогнозирования переходов
Буфер целевых адресов переходов
Точность прогноза для адресов возврата
Одновременная выдача нескольких команд для выполнения и динамическое планирование

Работа суперскалярного конвейера
Архитектура машин с длинным командным словом
Аппаратные средства поддержки большой степени распараллеливания
Выполнение по предположению (speculation)
Расширение устройства ПТ средствами выполнения по предположению
Введение
Организация кэшпамяти
Типовые значения ключевых параметров для кэшпамяти рабочих станций и серверов
Где может размещаться блок в кэшпамяти?
Как найти блок находящийся в кэшпамяти?

Какой блок кэшпамяти должен быть замещен при промахе?
Сравнение долей промахов для алгоритма
Увеличение производительности кэшпамяти
Общие положения
Временные параметры ДЗУПВ (в последней строке приведены ожидаемые параметры)
Увеличение разрядности основной памяти
Память с расслоением
Использование специфических свойств динамических ЗУПВ
Концепция виртуальной памяти
Страничная организация памяти

Сегментация памяти
Организация ввода/вывода
Системные и локальные шины
Основные возможности шин
Стандарты шин
Примеры стандартных шин
Основные типы устройств ввода/вывода
Примеры устройств ввода/вывода
Магнитные и магнитооптические диски
Дисковые массивы и уровни RAID

RAID1 Зеркальные диски
RAID 2 матрица с поразрядным расслоением
RAID 3 аппаратное обнаружение ошибок и четность
RAID 4 внутригрупповой параллелизм
RAID 5 четность вращения для распараллеливания записей
RAID 6 Двумерная четность для обеспечения большей надежности
Устройства архивирования информации
Классификация систем параллельной обработки данных
Типовая архитектура мультипроцессорной системы с общей памятью
Типовая архитектура машины с распределенной памятью Модели связи и архитектуры памяти

Многопроцессорные системы с общей памятью
Мультипроцессорная когерентность кэшпамяти
Иллюстрация проблемы когерентности кэшпамяти
Альтернативные протоколы
Основы реализации
Примеры протоколов наблюдения
Многопроцессорные системы с локальной памятью и многомашинные системы
Характеристики межсоединений некоторых коммерческих MPP
Симметричные мультипроцессорные системы компании Bull
Архитектура процессоров PowerPC

Проблемы реализации SMPархитектуры
Описание архитектуры PowerScale
Вопросы балансировки нагрузки
Схема организации доступа к памяти
Подсистема памяти
Архитектура матричного коммутатора
Матричный коммутатор ССA2 сдвоенный
Параметры производительности Вслед
Вертикальная когерентность кэшей
Вторичная когерентность кэшпамяти

Протокол MESI и функция вмешательства
Диаграмм переходов состояний протокола MESI
Физическая реализация архитектуры
Физическая реализация PowerScale
Семейство UNIXсерверов Escala
Заключение
Серверы компании DEC
Семейство компьютеров Alpha
Названия компьютеров Alpha
Серверы на базе Alpha

AlphaServer 8400
AlphaServer 8200
AlphaServer 2100
AlphaServer 2000
AlphaServer 1000
AlphaServer 400
Серверы компании HewlettPackard
Серверы HP9000 класса D
Серверы HP9000 класса K
Симметричные многопроцессорные серверы HP9000 класса Т
Семейство корпоративных параллельных серверов HP9000

Серверы компании IBM

Серверы компании IBM
Семейство RS/6000
Модели C10 и C20 RISC System/6000
Серверы серии 500 RISC System/6000
Модели G40 Server RS/6000

Модели J40 Server RS/6000
Системы SP1 и SP2
Серверы компании Silicon Graphics
Challenge S
Challenge DM
Challenge L
Challenge XL
Challenge DataArray
Серверы компании Sun Microsystems
SPARCserver 4

SPARCserver 5
SPARCserver 20
SPARCserver 1000/1000E
SPARCcenter 2000/2000E
SPARCcluster PDB server
Ultra Enterprise 1
Ultra Enterprise 2
Ultra Enterprise 3000 и Ultra Enterprise 4000
Ultra Enterprise 5000 и Ultra Enterprise 6000
Введение

Архитектура систем NonStop
Архитектура NonStop
Архитектура систем Integrity
Архитектура систем Integrity
Архитектура системы на базе ServerNet
Архитектура системы на базе ServerNet
ServerNet
СБИС 6портового маршрутизатора ServerNet Процессорный модуль
Блоксхема ЦП
Организация ввода/вывода

Дуплексная работа
Возможности масштабирования системы
Распределение памяти в четырехпроцессорной SMPсистеме
Система обслуживания
Инициализация
Программное обеспечение
Первые системы Tandem на базе технологии ServerNet
Структурная схема сервера семейства Integrity S4000
Заключение
Процессоры с архитектурой 80x86 и Pentium

Упрощенная блок схема процессора Pentium
Особенности процессоров с архитектурой SPARC компании Sun Microsystems
SuperSPARC
Блоксхема процессора Super SPARC hyperSPARC
Набор кристаллов процессора hyperSPARC
Процессор RТ 620
MicroSPARCII
Блоксхема процессора micro SparcII
Основные критерии разработки
UltraSPARCI

Блоксхема процессора UltraSPARC1 Устройство предварительной выборки и диспетчеризации команд
Организация конвейера
Целочисленное исполнительное устройство
Устройство плавающей точки (FPU)
Устройство управления памятью (MMU)
Управление интерфейсом памяти (MIU)
Кэшпамять данных (Dкэш)
Управление внешней кэшпамятью (Eкэшем)
Типовой процессорный модуль UltraSPARC1
Типовой процессорный модуль

Архитектура системной шины UPA
Масштабируемая архитектура UPA
Набор графических команд
Первые системы на базе нового процессора
Процессоры PARISC компании HewlettPackard
PA 7100
Блоксхема процессора PA 7100
Управление командами плавающей точки
PA 7200
PA8000

Особенности архитектуры MIPS компании MIPS Technology
Иерархия памяти
Кэшпамять данных первого уровня
Блоксхема микропроцессора R10000
Моделирование работы R10000 на нескольких компонентах пакета SPEC Кэшпамять второго уровня
Кэшпамять команд
Обработка команд перехода
Структура очередей команд
Очередь целочисленных команд
Очередь команд плавающей точки

Переименование регистров
Упрощенная блоксхема отображения целочисленных команд
Исполнительные устройства
Целочисленные АЛУ
Устройства плавающей точки
Устройство загрузки/записи и TLB
Системный интерфейс
Поддержка многопроцессорной организации
Построение многопроцессорной системы на базе кластерной шины
Особенности архитектуры Alpha компании DEC

Основные компоненты процессора Alpha 21066
Пример построения системы на базе микропроцессора Alpha 21066
Блоксхема процессора Alpha 21164
Особенности архитектуры POWER компании IBM и PowerPC компаний Motorola Apple и IBM
Архитектура POWER
Эволюция архитектуры POWER в направлении архитектуры PowerPC
PowerPC 601
Процессор PowerPC 603
Блоксхема процессора Power PC 603
PowerPC 604

PowerPC 620

перейти
перейти
Содержание раздела

---

---